【導讀】對于高壓開關電源應用，碳化硅或 SiC MOSFET 與傳統硅 MOSFET 和 IGBT 相比具有顯著優勢。開關超過 1,000 V的高壓電源軌以數百 kHz 運行并非易事，即使是最好的超結硅 MOSFET 也難以勝任。IGBT 很常用，但由于其存在“拖尾電流”且關斷緩慢，因此僅限用于較低的工作頻率。因此，硅 MOSFET 更適合低壓、高頻操作，而 IGBT 更適合高壓、大電流、低頻應用。SiC MOSFET 很好地兼顧了高壓、高頻和開關性能優勢。它是電壓控制的場效應器件，能夠像 IGBT 一樣進行高壓開關，同時開關頻率等于或高于低壓硅 MOSFET 的開關頻率。
SiC MOSFET 具有獨特的柵極驅動要求。一般來說，它在導通期間需要一個 20V、Vdd 柵極驅動來提供盡可能低的導通電阻。與對應的硅器件相比，它具有更低的跨導、更高的內部柵極電阻，且柵極導通閾值可低于 2 V。因此，在關斷期間，柵極必須拉低至負電壓（通常為 -5 V）。了解和優化柵極驅動電路對可靠性和整體開關性能具有非常大的影響。
本系列文章將重點介紹 SiC MOSFET 特有的器件特性，并介紹了柵極驅動優化設計的關鍵需求，以最大限度地提高 SiC 開關性能。另外還將討論系統級考慮因素，例如啟動、故障保護和穩態切換。本文為第一部分，將介紹SiC MOSFET 特有的器件特性。
引言
碳化硅 (SiC) 屬于寬禁帶 (WBG) 半導體材料系列，用于制造分立功率半導體。如表 1 所示，傳統硅 (Si) MOSFET 的帶隙能量為 1.12 eV，而 SiC MOSFET 的帶隙能量則為 3.26 eV。
SiC 和氮化鎵 (GaN) 具有更寬的帶隙能量，意味著將電子從價帶移動到導帶需要大約 3 倍的能量，從而使材料的表現更像絕緣體而不像導體。這使得 WBG 半導體能夠承受更高的擊穿電壓，其擊穿場穩健性是硅的 10 倍。對于給定的額定電壓，較高的擊穿場可以減小器件的厚度，從而轉化為較低的導通電阻和較高的電流能力。SiC 和 GaN 都具有與硅相同數量級的遷移率參數，這使得兩種材料都非常適合高頻開關應用。然而，與硅和 GaN 相比，SiC 最與眾不同的參數是其熱導率高出 3 倍以上。對于給定的功耗，較高的熱導率將轉化為較低的溫升。商用 SiC MOSFET 的最高保證工作溫度為 150°C < Tj < 200°C。相應地，SiC的結溫最高可以達到 600℃ ，但其主要受鍵合和封裝技術的限制。這使得 SiC 成為適用于高壓、高速、高電流、高溫、開關電源應用的優質 WBG 半導體材料。
表 1. 半導體材料屬性
SiC MOSFET 通常適用于電壓范圍 650 V < BVDSS <1.7 kV，主要集中在 1.2 kV 及以上。在 650 V 的較低范圍內，傳統的硅 MOSFET 和 GaN 優于 SiC。但是，考慮使用較低電壓的 SiC MOSFET 的原因之一可能是利用其出色的熱特性。
盡管 SiC MOSFET 的動態開關行為與標準硅 MOSFET 非常相似，但由于其器件特性，必須要考慮到其獨特的柵極驅動要求。
SiC MOSFET 特性
1跨導
開關電源中使用的硅 MOSFET 在兩種工作模式或區域之間盡可能快地開關。當柵極-源極電壓 VGS 小于柵閾值電壓 VTH 時，晶體管處于高阻狀態，此時被稱為截止區域。在截止期間，漏極-源極電阻 RDS 是高阻狀態，漏極電流 ID = 0 A。飽和區發生在 MOSFET 完全增強時，即 VGS >> VTH，此時 RDS(on) 為最小值或接近最小值，ID 達到最大值，晶體管處于高導通狀態。如圖 1 中紅色軌跡所示，線性（歐姆）區和飽和區之間的轉換非常尖銳和明顯，因此一旦 VGS > VTH，漏極電流就會通過相對較低的 RDS。跨導 gm 是漏極電流變化量與柵極電壓變化量之比，它定義了 MOSFET 的輸出-輸入增益，也就是對于給定的 VGS，I-V 輸出特性曲線的斜率。
圖 1.SiC MOSFET 輸出特性
硅 MOSFET 的 I-V 曲線在線性區（大 ΔID）的斜率很陡峭，而在飽和區時幾乎是平的，因此在 VGS > VTH 時具有非常高的增益（高 gm）。對于給定的 VGS，ID 趨于平坦，這意味著硅 MOSFET 在飽和時表現得很像一個非理想的電流源。相反，在圖 1 中顯示的輸出特性曲線可以看出，SiC MOSFET 在線性和飽和工作模式之間的轉換并不劇烈。事實上，沒有定義的“飽和區”，從這個角度看，SiC MOSFET 的行為更像可變電阻而不是非理想的電流源。SiC MOSFET 的 I-V 輸出特性未表現出小 ΔVGS 時出現大 ΔID，因此，SiC MOSFET 被認為是低增益（低 gm）器件。
唯一彌補低增益并強制大幅改變 ID 的方法是施加非常大的 VGS，這對 RDS 有很大影響。為了進一步說明這一點，請考慮圖 1 中標記為 A 和 B 的兩個工作點。
當 VGS = 12 V 時，固定的漏極電流 ID = 20 A 會導致 VDS = 8.75 V，而當 VGS 增加到 20 V 時，VDS = 3.75 V。將公式 (3) 和 (4) 的結果進行比較，可以發現在 VGS = 12 V 時電阻和導通損耗是在 VGS = 20V 時的 2.3 倍。
因此，當施加的最大柵極-源極電壓在 18 V < VGS < 20 V 之間時，SiC MOSFET 的性能最佳，有些甚至可以高達 VGS = 25 V。SiC MOSFET 在低 VGS 下運行可能會導致熱應力或可能由于高 RDS 而導致故障。與低 gm 相關的緩解效應非常重要。它直接影響在設計合適的柵極驅動電路時必須考慮的幾個重要動態特性：特別是導通電阻、柵極電荷（米勒平臺區域）和過流 (DESAT) 保護。
2 導通電阻
作為 WBG 半導體，SiC MOSFET 在給定電壓下每單位面積的導通電阻較低。MOSFET 的導通電阻由幾個內部的、與 VGS 有關的電阻元件組成。最值得注意的是通道電阻 (RCH)、JFET 電阻和漂移區域電阻 (RDRIFT)。RCH 具有負溫度系數 (NTC)，在較低的 VGS 下占據了 RDS 的主導地位。相反，RJ 和 RDRIFT 具有正溫度系數 (PTC)，在較高的 VGS 水平上占主導地位。對于 VGS > 18 V，導通電阻具有明顯的 PTC 特性。然而，在較低的 VGS 下，導通電阻與結溫特性呈現拋物線形狀，如圖 2 所示。具體而言，在 VGS = 14 V 時，RCH 占主導地位，RDS 呈現出 NTC 特性，即電阻隨溫度升高而降低。這種 SiC MOSFET 的特性直接歸因于其低 gm。對于硅 MOSFET，只要 VGS > VTH，RDS 始終具有 PTC 特性。
圖 2.SiC MOSFET 導通電阻與結溫
對于大多數大電流應用案例，當兩個或更多 MOSFET 并聯放置時，PTC 屬性在很大程度上依賴于均流。在并聯運行期間，當一個 MOSFET 的結溫升高時，PTC 會導致 RDS 增加、電流降低并迫使并聯 MOSFET 承受額外的電流，直到出現自然平衡。如果兩個或多個 SiC MOSFET 并聯放置，同時以低 VGS（負 NTC）電壓工作，結果將是災難性的。因此，為確保可靠的 NTC 操作，只有當 VGS 足夠高（通常 VGS > 18 V）時才建議使用 SiC MOSFET 之間的并聯操作。
3 內部柵極電阻
內部柵極電阻 RGI 與芯片尺寸成反比，對于給定的擊穿電壓，由于 SiC MOSFET 芯片與硅 MOSFET 芯片相比小得多，內部柵極電阻往往更高。更小的 SiC MOSFET 芯片的真正好處在于更低的輸入電容 CISS，這意味著所需的柵極電荷 QG 更低。表 2 重點介紹了兩個不同制造商的 SiC MOSFET（SiC_1 和 SiC_2）和兩個出色的 900-V 和 650-V 超級結 Si MOSFET（Si_1 和 Si_2）之間的幾個重要參數比較。
表 2. 半導體材料屬性
從柵極驅動的角度來看，比較 RGIxCISS 時間常數是很有意義的。Si_2 器件具有極低的 35 ns 時間常數，但也是一個額定電流較低、額定電壓較低的 MOSFET。出于比較目的，650-V、Si_2 MOSFET 很值得關注，因為 1200-V、SiC_1 樣品的參數與之非常接近，但具有明顯較低的 CISS 和幾乎兩倍的額定 BVDSS。在 BVDSS 方面，Si_1 樣品與兩個 SiC 樣品之間更為接近。由于 SiC_1 的 QG 較低，因此 Si_1 和 SiC_1 之間的時間常數非常接近，即使 SiC_1 的內部柵極電阻是 Si_1 的 7 倍。
內部柵極電阻限制了可以注入 CISS 的柵極驅動電流。高性能 SiC 柵極驅動電路需要提供極低的輸出阻抗，這樣驅動器就不會因為已經很高的 RGI 而成為限制因素。這使得設計人員可以通過增加或減少外部柵極電阻來更加自由地控制 VDS 和 dV/dt 的轉換。
4 柵極電荷
當施加 VGS 時，會傳輸一定量的電荷，以盡可能快地改變在 VGS(MIN) (VEE) 和 VGS(MAX) (VDD) 之間變化的柵極電壓。由于 MOSFET 內部電容是非線性的，因此 VGS 與柵極電荷 (QG) 曲線有助于確定對于給定的 VGS 水平需要傳遞多少電荷。SiC MOSFET 的典型柵極電荷曲線如圖 3 所示。
圖 3.SiC MOSFET，柵極-源極電壓與柵極電荷
有趣的是，SiC MOSFET 的米勒平臺區域出現在更高的 VGS，并且不像硅 MOSFET 那樣平坦。一個非平坦的米勒平臺區域意味著 VGS 在相應的電荷范圍 QG內不是恒定的。這是與 SiC MOSFET 相關的低 gm 引起的另一個結果。還值得注意的是，QG = 0 nC 并不出現在 VGS = 0 V 時。VGS 必須將電壓拉低至負電壓（在本例中為 -5 V）才能使 SiC MOSFET 的柵極完全放電。在關斷期間將柵極切換為負極的第二個原因是最壞情況下的 VTH 可以低至 1 V。在 0V < VGS < VDD 之間切換 VGS 且 Vth ~ 1 V 的情況下，可以避免因意外的的柵極噪聲或 VDS 導致不慎導通，即 dV/dt 造成的導通。因此，幾乎所有 SiC MOSFET 都需要最低 VGS 處于 -5 V < VGS(min) < -2 V 的范圍，但一些制造商規定最小為 -10 V。
5 DESAT 保護
DESAT 保護是一種過流檢測，起源于驅動 IGBT 的電路。在導通期間，如果 IGBT 不能再保持飽和狀態（“去飽和”），集電極-發射極電壓將開始上升，同時全集電極電流流過。顯然，這會對效率產生負面影響，或者在最壞的情況下，可能導致 IGBT 故障。造成這種情況的可能原因可能包括：由于 β 公差、溫度影響、短路或過載導致的基極電流不足。所謂的“DESAT”功能的目的是監測 IGBT 的集電極-發射極電壓，并檢測何時存在這種潛在的破壞性條件。
盡管故障機制略有不同，但在最大 ID 流過時，SiC MOSFET 可能會遭受 VDS 上升的類似情況。如果導通過程中的最大 VGS 過低、柵極驅動導通過慢或存在短路或過載條件，則可能會出現這種不良情況。在最大 ID 存在的情況下，RDS 可能會增加，導致 VDS 意外但緩慢上升。
由于 SiC MOSFET 不在明確定義的飽和區工作，因此它永遠不會作為恒流源出現。而因為大多數過流保護方案都依賴于 MOSFET 在過流條件下模擬非理想的恒流源，這種情況下可能就會有問題。當 SiC MOSFET 經歷去飽和事件時，VDS 響應非常緩慢，而最大漏極電流繼續流過不斷增加的導通電阻。因此，在漏極-源極電壓可以響應之前，漏極電流可能達到最大額定脈沖電流的 10-20 倍（在高 RDS 期間）。對于高頻電源轉換器，在識別出飽和故障之前，可能會發生許多開關周期。因此，DESAT 是一項重要且必要的保護功能，除了作為電源控制的過流保護之外，還應將其指定為柵極驅動電路的一部分。
SiC MOSFET 動態開關
1 導通
SiC MOSFET 的開關曲線與 Si MOSFET 非常相似，主要區別在于導通期間的 20 V 柵極驅動幅度以及關斷期間柵極必須拉至地以下。導通轉換需要一個大的峰值源電流，能夠盡快為 SiC 內部柵極電容充電，以最大限度地減少開關損耗。根據估計，整個導通事件應在 ΔVGS = 30 V 和 CISS = CGS + CGD = 1000 pF（估計值）的情況下在 Δt < 10 ns 內完成，根據公式 (5)，這將產生所需的峰值電流 IG(SRC)=3 A：
SiC MOSFET 的導通轉換由四個不同的時間間隔定義，如圖 5 所示。圖 5 和圖 7 中顯示的時間間隔代表了理想箝位電感開關應用的預期時間，這是開關電源中使用的典型工作模式。
圖 4.SiC MOSFET 源極電流
圖 5.SiC MOSFET 導通順序
t0→t1：VGS 從 VEE 逐漸上升到 Vth，因為柵極驅動電路必須提供大量瞬時柵極電流 IG(SRC)，主要從柵極驅動器大容量電容 CVDD 中存儲的電荷中供應。這個時間間隔通常被稱為“導通延遲”，因為當 VGS 低于 VTH 時，ID 和 VDS 不受影響。大部分柵極電流用于為 CGS 和 CGD 充電。請注意圖 4 中的原理圖，源極電流通過三個電阻器流過：RHI、RGATE 和 RGI。其中，RHI 是驅動器源極的等效內部電阻，RGATE 是電路板上電阻阻抗加上任何附加的阻尼電阻，而 RGI 是 SiC MOSFET 內部的柵極電阻。RHI 和 RGATE 的阻值大約為幾歐姆，但對于 SiC MOSFET，RGI 可能達到數十歐姆的數量級，比高壓 Si MOSFET 高一個數量級。由于這三個電阻器與 SiC 內部柵極電容形成 RC 時間常數，因此需要提供足夠的峰值柵極電流以確保柵極驅動信號的快速上升沿。
t1→t2：當 VGS 從 VTH 上升到米勒平臺區域時，由于 RDS 通道電阻在低 VGS 時沒有完全增強，因此 ID 通過 RJ + RDRIFT 開始增加。由于 SiC 本征體二極管尚未處于阻斷狀態且 RDS 的高電阻狀態，因此 VDS 保持在最大水平。建議不要在 VGS < 13 V 的情況下操作 SiC MOSFET，因為在低 VGS 時 RDS 很高，存在熱失控的風險。因此，至關重要的是柵極驅動電路能夠盡快地從 VTH 過渡到 VGS > 13V。在 Vth < VGS < 13 V 的時間應該盡量少于幾納秒，以最小化 ID2xRDS 動態功率損耗。
t2→t3：VGS 處于米勒平臺區域，對于 SiC MOSFET，該平臺區域發生在 8 V 左右。在此期間，滿載電流流過 RDS 并且本征體二極管不再處于阻斷狀態，從而使漏極電壓下降。通道電阻繼續下降，但 RDS 仍然由 RCH 主導。盡管滿載電流流過 MOSFET 漏極，RDS 在這個 VGS 低點仍然很高。因此，當務之急是 VGS 盡快通過該區域過渡。由于這個過渡的速度由 IG 驅動，所以在米勒平坦區域 (~ 1/2 VDD) 的峰值驅動電流能力比任何柵極驅動器 IC 數據表中顯示的峰值額定值更為重要。
t3→t4：在米勒平坦區域的末端附近的 VGS(MP) 處，VDS 下降到高于零點的 ID x RDS。當 VGS 從 ~8 V < VGS < 20 V 過渡時，通道電阻 RCH 繼續下降，現在 RJ + RDRIFT 對 RCH 占主導地位，導致 VDS 成比例地下降。大多數 SiC MOSFET 在 VGS > 16 V 時變得完全增強，但最低 RDS 值最終由 VGS 的最大值確定。剩余的柵極電流 IG 被分割來為 CGD 和 CGS 完全充電。
2 關斷
SiC MOSFET 的關斷過程基本上與前面描述的導通順序相反。柵極驅動電路的作用是灌入大量的峰值電流，能夠對 SiC MOSFET 的 CGD 和 CGS 電容盡快放電。此外，關斷期間的柵極驅動器阻抗必須盡可能低，以將 MOSFET 柵極保持在低電平。而由于SiC MOSFET的低VTH電壓，這可能會特別麻煩。這不僅需要將 SiC 柵極拉至地以下，而且與額定源電流相比，柵極驅動器的灌電流能力也必須明顯更高。柵極驅動電流 IG(SINK) 的流動如圖 6 所示。
圖 6.SiC MOSFET 灌電流
圖 7.SiC MOSFET 關斷順序
t0→t1：VGS 從 VDD 下降到米勒平坦區域 VGS(MP)。灌電流 IG(SINK) 主要由存儲在 CGD 和 CGS 中的電荷提供，而柵極驅動器的大容量電容 CVDD 則由 VDD 重新充電。漏極電流 ID 保持不變。隨著 VGS 降低，通道電阻增加，導致 VDS 略微增加 IDxRDS 。除了可能在 t0→t1 時間末期附近可能會略微增加，VDS 的邊際增加幾乎不會被注意到。
t1→t2：在此時間間隔內，柵極電流的提供主要由 CGD 主導，因為 CGS 電容看到的幾乎是恒定的 VGS。在米勒平臺區域上，VDS 從 ID x RDS 增加到被SiC 本征體二極管鉗位的 VDS 軌電壓。漏極電流 ID 與前一個時間間隔相比保持不變。由于由于 VGS <1 3 V 和 VDS x ID 同時出現在 MOSFET 上，導致 RDS 增加，因此在此時間間隔內，柵極驅動電路的額定值應足以承受大量電流灌入。在關斷期間，這是設計人員需要注意的柵極驅動電流部分，因為必須盡快過渡通過米勒平臺區域。
t2→t3：隨著 VGS 從米勒平坦區域向 VTH 繼續降低，在此間隔期間 ID 逐漸下降至接近于零。此時，VDS 被 SiC 本征體二極管完全鉗位到漏極電壓軌，這意味著 CGD 電容器已充滿電荷。因此，現在大部分灌電流通過 CGS 流過。
t3→t4：ID 和 VDS 保持不變。在最后的關斷間隔期間，只有當 VGS 降至 0V 以下時，SiC 內部輸入電容器才能完全放電。由于 VTH 僅約為 1V，為了完全放電 CISS，VGS 必須以負電壓完成關斷序列。重要的是，柵極驅動電路必須提供盡可能低的阻抗。對于高壓半橋電源拓撲結構尤其如此，當高邊 MOSFET 導通時，中點被高 dV/dt 上拉。低阻抗下拉對于防止 dV/dt 引起的意外導通至關重要。
總之，SiC MOSFET 的導通和關斷開關狀態涉及四個不同的時間間隔。圖 5 和圖 7 所示的動態開關波形代表了理想的操作條件。實際上，引線和鍵合線電感、寄生電容和 PCB 布局等封裝寄生參數會對測量波形產生很大影響。在開關電源應用中使用 SiC MOSFET 時，正確的元件選擇、PCB 布局優化以及精心設計的柵極驅動電路都是優化性能的關鍵。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
