【導讀】SiC FET在共源共柵結構中結合硅基MOSFET和SiC JFET，帶來最新寬帶隙半導體技術的性能優勢，以及成熟硅基功率器件的易用性。SiC FET現可采用表面貼裝TOLL封裝，由此增加了自動裝配的便利性，同時減少了元件尺寸，并達成出色的熱特性，在功率轉換應用中實現了功率密度最大化和系統成本最小化。
寬帶隙（WBG）半導體開關，如碳化硅共源共柵結構FET（以下簡稱“SiC FET”）和SiC MOSFET的性能與其封裝密切相關。在純技術層面，納秒級的開關速度和較低的比導通電阻帶來非常低的損耗；在相同的芯片尺寸下，可以處理比硅基材料高得多的電流水平。然而，對外界的熱阻實際上限制了實際功率轉換電路中的結溫，而且任何引線電感都會影響可達到的開關速度，因此器件制造商提供了不同的封裝技術，以根據應用要求獲得最佳性能。
圖1：Qorvo SiC FET——硅基MOSFET和SiC JFET的“共源共柵”結構。
不同的封裝適合不同的應用
為什么SiC FET的最佳封裝取方式決于具體應用？帶有大tab接點的傳統通孔引線封裝（如TO-247樣式）可能極具吸引力；其允許在使用硅基MOSFET甚至IGBT的現有設計中向后兼容。事實上，SiC共源共柵結構FET的一個重要優勢是它與舊技術的引腳兼容和柵極驅動相似性，這使得僅需對電路元件進行微小改動便能輕松升級，從而顯著提升效率或功率等級。
TO-247器件的大焊盤面積也非常適合直接連接至散熱器，以獲得數十瓦的耗散和較低的結溫上升幅度。然而，這種封裝的缺點為體積大、由機械裝配導致的較高人工成本，以及引線電感和電阻。因此，特別在高功率密度設計中，通常傾向于采用表面貼裝技術（SMT）封裝；它可以自動放置元器件并采用回流焊接，與PCB連接處的電阻及電感也實現最小化，接近于零。然而，此種方式可能會導致較低的排熱效率；其散熱路徑通常通過電氣終端進入PCB。這可能會限制大功率應用的運行，而這也正是WBG器件的優勢所在。
基于封裝方式的局限進行價值評估
PCB走線和封裝引線的電感及雜散電容，會由于WBG器件的快速電壓和電流邊緣速率而產生瞬態電壓和電流；例如，SiC具備超過100 kV/μs和1000 A/μs（圖2）的能力，這有助于實現低開關損耗，特別是在“硬開關”功率轉換拓撲結構中。
然而，依據我們十分熟悉的公式：V = -L di/dt，僅僅10nH或大約10mm的引線長度就會由于這個電流邊緣速率而產生10V的尖峰。如果該引線為源極連接，且與柵極驅動回路共用，則會向柵極電路導入10V的電壓，從而影響柵極去偏和抗噪能力，造成更高的功率損耗。同樣，僅僅10pF的雜散電容與100 kV/μs的邊緣速率，會根據I = C dV/dt的公式產生1安培位移電流；其不確定的回流路徑還可能包括敏感信號連接。電容還會與雜散電感一并引發，可能造成電路不穩定和產生不良的EMI特征。
圖2：采用Qorvo SiC FET所產生的電路邊緣速率示例
當然，這些影響可以得到緩解；例如，通過使用開爾文連接到柵極驅動回路的源頭、采用負關態電壓，和通過細致的布局實踐將電容與電感降至最低[1]。然而，殘余的雜散值對于TO-247等引線封裝來說仍然是個問題，因此通常會通過定制柵極驅動或使用阻尼器來有意減緩邊緣速率，但代價是更高的開關損耗。
無引線封裝，如PDFN型（無引線功率雙平面），在很大程度上解決了雜散電感的問題；一些WBG器件制造商提供了這種封裝，并強調其較小的尺寸和較低的輪廓/厚度，以適合高密度設計。與TO-247引線器件相比，由于熱擴散不足，PDFN封裝的結點到外殼的熱阻（Rθ(J-C)）要差10倍以上，由此限制了其在高功率下的應用。此外，由于器件和PCB間沒有引線連接，無法吸收熱膨脹不匹配產生的應力，熱機械性能也會受到影響。
作為一種替代方案，D2PAK封裝有時可用于WBG器件，并提供針對高電流的7引線版本，還可選擇用于源的開爾文連接。然而，這種表面貼裝封裝仍存在“引線”；由于電阻和電感的存在，其Rθ(J-C)與最佳TO-247值相比相差3倍。當然，它確實在漏極與其它連接之間帶來固有的寬物理間距優勢，使其能夠滿足高電壓下所推薦的爬電與間隙距離。
TOLL封裝是一個很好的解決方案
如圖3所示，使用TOLL封裝（無引線TO，MO-229）可以讓Rθ(J-C)低至0.1℃/W，接近理想狀態；Qorvo SiC FET系列的UJ4SC075005L8S器件便是一個實例。這一低值通過先進的cell功能單元設計、銀燒結裸片連接和晶圓減薄實現。TOLL封裝的尺寸為10mm x 11.7mm，相比D2PAK小30%。漏極和其它連接間存在一個很大的空間，但由于引線比D2PAK短得多，因此寄生電感也低得多。此外，TOLL的高度為2.3mm，為D2PAK的一半，這為熱機械設計中的散熱器提供了額外的鰭片高度，同時在服務器電源裝置（PSU）等空間受限的設計中保持了相同的整體外形尺寸。與相同應用中的D2PAK解決方案相比，這有可能進一步降低器件結溫。因此，TOLL封裝解決方案的熱阻可能優于D2PAK，特別是在焊盤提供更大的裸片尺寸時。
圖3：現可用于SiC FET的TOLL封裝
在TOLL封裝中，所有熱傳導均通過源極引腳和漏極焊盤連接實現；可以將之重新焊接至安裝于PCB的銅焊盤上，以傳導熱量。當然，熱量仍必須有所去處；可以在PCB的背面直接安裝一個緊湊的可焊接SMT散熱器，通過PCB的通孔進行熱連接。由于完全消除了通孔封裝和機械固定散熱器的手動安裝工作，并且FET和散熱器均可以采用自動化裝配進行安裝，因此這種熱機械設計大大節省了裝配成本。該器件還可以被焊接至絕緣金屬基板（IMS）上，以獲得最終性能，并與尺寸更大的機械連接散熱器集成。
參考文獻1討論了這類布局；文獻還指出，一個長1.6mm、直徑0.5mm、未填充、壁厚0.025mm的導熱孔帶來約100℃/W的熱阻。一個由200個此類通孔組成的矩陣，可以很容易地布置在TOLL封裝的tab接點下，并產生一個從漏極焊盤到底面銅地的大約0.5℃/W熱阻。在許多應用中，這將提供非常有效的熱耦合和最小的溫差。
頂面冷卻的SMT封裝也在市場上迅速出現，并提供了更佳的性能。然而，工程師們需要一些時間來克服頂面冷卻封裝的相關挑戰；其中包括將不同高度的多個器件裝配至同一冷卻面，同時還要管理整體設計中的爬電與間隙要求。
圖4：在同一電壓等級下，TOLL封裝的不同器件實現的導通電阻
實現10倍于硅基MOSFET的額定峰值電流
在TOLL封裝的SiC FET中，異常低的封裝熱阻，以及由于超低5.4毫歐導通電阻和高達175℃的SiC FET結溫而產生的低功率損耗，都使得其與其它開關相比具有較高的峰值電流承受能力并能承受更長的時間——即“I2t”性能。在功率轉換電路中，負載可能會瞬間浪涌或短路，這就為器件在給定脈寬下所能承受的最大峰值電流提供了寶貴的額外安全裕度。當SiC FET用于固態斷路器應用時，預計會出現高瞬態故障電流，因而必須在沒有壓力的情況下承受。圖5顯示了TOLL封裝的SiC FET在達到安全工作極限前，承受給定峰值漏極電流的時間達到硅基MOSFET的10倍以上，由此提高了健壯度，讓故障檢測電路獲得更長的反應時間，使其對電流尖峰的干擾性觸發更具免疫力。
圖5：峰值脈沖電流（I-t）電流能力比較——Qorvo TOLL封裝的SiC FET和硅基MOSFET
應用
采用Qorvo TOLL封裝的額定750V共源共柵結構SiC FET針對低靜態和動態損耗進行了優化，展示了緊湊表面貼裝開關的可行性。由此，這些系列器件的各種額定導通電阻在5-60毫歐之間，適合從幾百瓦到數千瓦的相對高功率水平應用；包括AC/DC電源、電池充電器、電視和便攜式充電站，以及替代能源、數據通信和一般工業應用中的功率轉換。
在電路保護應用中，TOLL封裝的SiC FET將在電動車充電器、電池關斷電路，和建筑電氣智能面板中找到用武之地——這些電氣智能面板正變得更加智能，以提供動態負載管理。得益于Qorvo SiC FET的小尺寸/高性能指標，它們可以被考慮用于空間有限的終端應用。在此種情況下，與使用其它技術的高導通電阻器件相比，其需要更少的散熱裝置，并產生一個整體系統成本更低且功率密度更高的解決方案。當需要并聯多個替代器件以實現與SiC FET相同的電氣和熱性能時，情況更是如此——后者將產生額外的器件成本，以及處理和安置的費用。
結論
一個寬帶隙半導體功率開關的優劣取決于其封裝。現在，共源共柵結構SiC FET有了TOLL版本，可以利用其低損耗來進一步提升系統功率密度。
利用Qorvo基于網絡的FET-Jet計算器探索其技術優勢，請訪問：
https://info.unitedsic.com/fet-jet
參考資料
[1]《基于SiC FET應用的實用PCB布局考慮》，Qorvo
作者：Pete Losee 來源：Qorvo
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
