【導讀】航天工業(yè)正越來越多地使用速度更快、密度更高的FPGA和寬帶ADC/DAC器件，這些器件通常都是由開關型直流-直流和負載點穩(wěn)壓器產生的越來越低的電壓供電。糟糕的PCB版圖、不恰當?shù)牟紙D規(guī)劃、無效的去耦和微弱的濾波都會在給這些敏感元件供電的電壓軌上產生交流噪聲、干擾和瞬變信號。本文提供了實現(xiàn)有效電源完整性探測的八個技巧。
想像以下場景：最新的硬件將要試運行，你已經成功地給亮閃閃的新板子加電，即將開始功能測試，卻發(fā)現(xiàn)電源軌壓降(rail droop)、接地反彈、電源引起的時鐘與數(shù)據(jù)抖動以及在ADC/DAC輸出頻譜中存在帶內雜散。這些現(xiàn)象為什么會發(fā)生？如何確定其根源及情況有多糟？負載對交流噪聲以及電壓軌上的紋波有多敏感？它們的PSRR是多少？電源電壓要多安靜才能達到所要求的性能？
使用示波器測量直流電源軌上的微弱交流噪聲是很成問題的：首先，儀器和探針會增加額外的噪聲，人們弄不清噪聲是測量引起的還是電源引起的。偏移量也可能受限制，使你無法放大查看并分析直流電源上的交流干擾。另外，示波器的輸入阻抗可能會成為電源軌的負載，其帶寬可能受限，因此會掩蓋高頻開關瞬時噪聲。
由于人們越來越多地使用速度更快、密度更高的FPGA和寬帶ADC/DAC (由開關穩(wěn)壓器產生的低電壓供電)，加上不良的設計方法，工程師在生產和調試他們的航空電子硬件時需要能夠放大直流電源軌以查看交流瞬變、噪聲和紋波。示波器通常沒有足夠的偏移量將直流電源軌定位在屏幕中心來獲得所需的測量結果。在信號路徑中放置一個隔直電容可以解決偏移量問題，但也會掩蓋一些重要信息，如壓縮或低頻漂移。
最新的低噪聲探針具有良好的噪聲指數(shù)，因此不會影響直流電源上的交流干擾與紋波測量結果。第一步測試是將輸入端短路，驗證探針和示波器是否適合所要求的測量任務。圖1總結了直流電源軌上的低水平交流噪聲的測量過程，可以看出，使用電源完整性探針代替標準探針可以減少基線噪聲。
圖1：用于表征基線噪聲的零測量。
使用衰減比超過1:1的有源或無源探針有助于解決偏移量難題，但也會降低信噪比，并影響精度。使用示波器的50 Ω輸入同樣會成為待測量的直流電源的負載，如圖2所示：
圖2：衰減比和端接會影響噪聲的測量結果。
FPGA或ADC/DAC動態(tài)加載直流電源發(fā)生在時鐘頻率點，這會在電源軌上產生高速瞬變信號和噪聲。設計師需要高帶寬工具評估和理解電源電壓上的寬帶干擾。開關噪聲產生的瞬變頻率很容易超過1GHz。
探針的地線連接長度也會影響噪聲的測量，如圖3所示。探針的內部電容和地線形成了一個LC電路，回路越短電感越小。地線還能成為輻射噪聲的天線！
圖3：地線環(huán)路面積對測量的影響。
為了成功地調試最新的航空電子硬件，可以使用Keysight公司N7020A這樣的電源軌探針。該探針提供1:1的衰減比，基線示波器噪聲只增加10%，偏移量為±24V，因此你可以將信號置于屏幕中央以放大分析交流噪聲。另外50kΩ的直流負載和2GHz的帶寬可以讓你捕獲快速的瞬變信號。
圖4：Keysight公司的N7020A電源完整性測量探針。
高效的電源完整性示波器測量技巧總結如下：
- 先從零測量開始，以理解示波器的基線本底；
- 選擇噪聲最小的50 Ω路徑并減小衰減比；
- 選擇具有足夠帶寬的探針；開關電流可能造成頻率超過1GHz的瞬變信號；
- 盡量減小地線環(huán)路面積；
- 使用探針偏移消除直流偏移，便于分析交流噪聲和紋波；
- 盡量減小直流負載；
- 使用頻域確定可能的噪聲源；
- 使用觸發(fā)和平均方法將電源軌上的干擾與噪聲源關聯(lián)起來。
- 我的FPGA、混合信號和電源課程討論了如何一次性成功地設計空間電子硬件。記住，千萬不要讓示波器的1MΩ高阻抗輸入成為有害的天線。
本文來源于電子技術設計。
推薦閱讀：
