【導讀】設計簡單的DCDC電路時，初步計算后就可以根據(jù)電感直流電阻（DCR）、電容額定紋波電流和ESR這些都是首先關注的參數(shù)開始選型。同樣的，在RF LNA電路中，首先關心的是RF choke的Q值，疊層磁珠的Q值過低不宜使用已是共識。但是感容元件的自諧振頻率（Self-Resonant Frequency）這個"一說就會"的參數(shù)卻很容易被新手忽視。在MHz的DCDC和RF LNA電路中，被動元件自諧振頻率是需要得到適當關注的。
設計簡單的DCDC電路時，初步計算后就可以根據(jù)電感直流電阻（DCR）、電容額定紋波電流和ESR這些都是首先關注的參數(shù)開始選型。同樣的，在RF LNA電路中，首先關心的是RF choke的Q值，疊層磁珠的Q值過低不宜使用已是共識。但是感容元件的自諧振頻率（Self-Resonant Frequency）這個"一說就會"的參數(shù)卻很容易被新手忽視。在MHz的DCDC和RF LNA電路中，被動元件自諧振頻率是需要得到適當關注的。
C0G/NP0類的低損耗電容和高Q值RF繞線電感datasheet中一般都會主動標出自諧振頻率的具體值和測試方法。簡單地說，電容在低于自諧振頻率的區(qū)間內才有作為容性元件的利用價值，電感在自諧振頻率內才有作為電感的利用價值。
圖1 murata LQW18AS系列spec中的SRF信息
RLC電路中，當系統(tǒng)阻尼R提供的衰減不足時，容抗和感抗相互抵消，能量在LC間來回傳遞，這就是"諧振"。直插電容的引線、MLCC內部高密度金屬電極和焊接端子都能提供少量的寄生電感（Parasitic Inductance），這是分立電容元件"自"諧振的根本原因。
圖2 電容引線帶來的寄生電感
MLCC有經(jīng)典的V型阻抗-頻率曲線。隨著頻率升高，寄生電感的影響開始凸顯，阻抗先變小再變大，這是MLCC的固有特性。曲線中的最低點就是MLCC的自諧振頻率。
圖3 自諧振頻率在曲線中的位置
一般來說，直插件的引線較長，其寄生電感比SMD大；電解電容內部有大量卷繞結構的鋁箔，寄生電感比其它工藝的電容大。1206尺寸的MLCC內部電極面積和焊接端子截面明顯比0805大，所以尺寸越大的MLCC，自諧振頻率就越低。
圖4 自諧振頻率與尺寸的關系
事實上，不同廠家的大尺寸高容MLCC的自諧振頻率大都分布在1-3MHz范圍內，這也剛好也是目前嵌入式系統(tǒng)中追求small solution size DCDC芯片方案的開關頻率范圍。設計MHz DCDC電路時，把電容自諧振頻率加進checklist，核算高頻下電容有效容值是否足夠。高效的filter bank對于降低嵌入式系統(tǒng)中板載DCDC的BOM cost、提高系統(tǒng)的功率密度和PCB元件密度都是有好處的。
圖5 三星SEM CL31A106KPHNNNE
圖6 murata GRM188R61A106KAAL
LNA電路直流偏置通路上的RF choke為不同放大器間提供了有效的隔離，避免振蕩——前提是你的電感沒有超自諧振頻率工作。Q值最高點為自諧振頻率點，隨著頻率上升，繞線間的寄生電容開始搗鬼，Q值快速下降，這會降低電路的工作效率。SMD的RF繞線電感有不少廠家能生產(chǎn)，按需選型即可。
圖7 murata LQW18AS56NJ00
RF電路的信號鏈內經(jīng)常需要一些小電容隔直，電容串聯(lián)在信號通路中，寄生電感和容值的數(shù)量級一般不會對信號質量產(chǎn)生明顯影響，但必須要確認電容的耐壓是否滿足信號功率的要求，同時盡可能選擇S21性能優(yōu)秀的型號，降低插損。
推薦閱讀：
