【導讀】電子產品的不斷升級對接口傳輸速率的要求越來越高，為了保護設備不受人為操作或環境影響產生浪涌而導致的損壞，因此高速接口的ESD防護設計受到人們的廣泛關注。本文通過實例講解如何設計有效的ESD防護。
高速接口ESD防護設計
USB 2.0、IEEE 1394、ITV 應用和操作中使用的數字式可視接口 (DVI) 和高清晰度多媒體接口(HDMI)協議允許高速數據傳輸率，并可以支持即插即用熱插拔安裝和操作。但這些外部端口很容易受到來自工作環境和周邊設備的破壞性的 ESD 脈沖的傷害。ESD 抑制器件除了保護數據傳輸線路之外，必須保持其信號的完整性。
通常，USB 2.0 支持 480Mbps (bits per second) 的數據傳輸；DVI 和 HDMI 協議更是分別支持高達 8Gbps 和 5Gbps 的數據傳輸帶寬。在 USB 2.0、DVI 和 HDMI 的高速數據率下，傳統保護裝置的寄生電容可能破壞信號的完整性或令其失真。失真表現為由較慢的上升和下降時間所致的高態／低態瞬變的前沿和后沿被修圓。上升和下降時間較慢會給系統帶來一些問題，其中最重要的是時序問題。電路在特定的時間需要穩定的“高”態和“低”態。隨著各狀態之間過渡時間的增加，電路有可能檢測到不完整的過渡期，從而將數據誤差引入系統。附表1是不同寄生電容 ESD 抑制器件對數據上升沿時間 (10%至90%高電平) 所造成的影響比較。
傳輸速率為 12Mbps 時，其保持電平的時間要長得多 (80ns)。在此數據傳輸率條件下，10pF 或更小的電容值將使得數據通過時的失真最小。當傳輸速率提高到 480Mbps 時，信號具有短得多的電平保持時間 (2.0ns)。此時 10pF 電容的 ESD 抑制器件已經引起波形失真：它減少了電平保持時間并使前沿和后沿的形狀大為改變。而 660pF 電容的 ESD 抑制器件則造成了相當大的失真，以致于波形甚至無法達到信號工作電壓。圖 1 顯示了不同 ESD 抑制器件對 480Mbps 數據波形的影響。
圖 1：器件電容對信號波形的影響
這些數據揭示了在進行超高速系統的數據傳輸線路保護時 ESD 抑制器的電容特性的重要性。盡管現有的各種抑制器均能夠提供有效的 ESD 保護功能，但不能以犧牲系統的信號完整性為代價。因此，在把 ESD 抑制器引入電路設計之前，必須對其電容有所考慮。具有極低電容值的 ESD 抑制元件 (如 PESD 器件) 能夠在提供 ESD 保護功能的同時保持高速數據信號的數據完整性。由于傳輸最高速率的不同，不同的數據接口所能接受的最高電容是不一樣的。譬如，USB2.0 數據線上的寄生電容一般控制在 10pF 以內，而 DVI 或HDMI 數據接口要求則更低，通常低于1pF（圖2）。
圖 2：ESD 器件應用領域比較
高速信號和瞬變 (如ESD) 還帶來了另一個寄生特性—電感。尤其值得關注的是用來實現連接器、芯片及其他任何配套元件之間互連的電路板上跡線的寄生電感。與電容效應相似，由電路板跡線所產生的電感將不會影響低頻信號。但是，在高速條件下，這種電感將產生有可能影響信號完整性的阻抗分量。當高頻信號 (如ESD) 通過時，少量的跡線電感可能轉換成巨大的阻抗。設計師可通過在 ESD 抑制器和受保護芯片之間設置盡可能大的距離的方法來利用上述特性來完善 ESD 器件和 IC 本身間的協同、偶合。
低電容 ESD 保護對于高速條件下保持數據的完整性是非常關鍵的。在常見的瞬間過電壓抑制器件中，金屬氧化物壓敏電阻 (MOV) 和多層壓敏電阻 (MLV) 因價廉物美而應用廣泛。但其固有的高電容決定了其應用范圍只能局限于低頻領域和電源的瞬間電壓抑制上。而硅類 ESD 防護器件，包括齊納二極管、TVS 二極管／陣列等，雖然具有保護電壓低而準確的優點，其寄生電容依舊不可忽視，通常難以適用于高速數據通訊接口，如 HDMI，IEEE1394 等。
[page]
為滿足高速數據通訊接口既 ESD 保護有效、又不影響高速信號傳輸的要求。近年來，市場上推出了多種專門適用于此類保護要求的器件。其中以瑞侃電路保護部門 (RCP: Raychem Circuit Protection) 推出的 PESD 器件為代表。該器件的電容極低 (通常0.25pF)，漏電流極小 (<0.001A)；ESD 防護快速有效（響應曲線如圖 3 所示，觸發電壓典型值為 150~250V；響應時間少于 1ns）；價格低于低電容硅器件。因此，在高速數據傳輸條件下，PESD 器件擁有更佳的保護應用特性。該器件已成功應用于 HDMI1.3 和 USB2.0 等多種高速接口電路。
圖 3：PESD 器件的 ESD 抑制曲線
圖 4、圖 5 和 圖 6 展示了利用TE電路保護部門 PESD 器件對 HDMI1.3、USB2.0 和 IEEE1394 接口電路進行保護的典型應用。這些保護將 ESD 與敏感電路隔離。在傳輸線路脈沖 (TLP) 測試和 IEC61000-4-2 測試中，尤其是經過多次采樣（1000次TLP測試）后，其性能要比其他可比較的元件好。相對于其他典型的聚合物 ESD 防護器件，這類 PESD 器件的較低觸發電壓 (通常150V) 和低箝位電壓 (通常25V) 能更好的幫助保護敏感電子元件。該器件采用電子工業中最流行的 0603 和 0402 貼裝形式，符合 RoHS 的嚴格要求；幫助機頂盒敏感電路、手提電腦、手機和其它便攜式設備免 ESD 侵害。
圖 4：HDMI 接口電路中典型的 ESD 防護設計原理圖
圖 5：采用 PESD 靜電抑制器和 PolySwitch 過流保護裝置的典型 USB 2.0 接口電路
圖 6：IEEE1394 電路保護典型設計圖
ESD器件優化當選擇了一個抑制和電特性(漏電流、電容)與電路參數相吻合的 ESD 抑制器之后 (如PESD)，還需要作出另一項選擇：抑制器應安裝在電路板的什么位置上才能優化電路的 ESD 保護? “優化” ESD 保護指的是使受保護芯片上的 ESD 瞬變盡可能少。簡單地講，應把 ESD 抑制器直接放置在連接器的后面。它應該是第一個遭遇 ESD 瞬變的板級元件。然后，在實際可行的情況下，任何需要保護的芯片均應盡可能地遠離 ESD 抑制器。采取這一方法將極大地減輕集成電路所承受的應力。下面列出的是 PESD 器件安裝位置的相對優先級，按從高到低的順序排列如下：
• 設置于作為系統屏蔽 (機殼) 中的入口的連接器的內部
• 安放于電路板跡線與連接器插腳相互作用的位置
• 放置于電路板上緊挨在連接器后面的位置
• 位于可以高效耦合至 I／O 線路的性能穩定且未受保護的傳輸線路
• 設置于數據傳輸線路上的一個串聯阻性元件之前
• 位于數據傳輸線路上的一個分支點之前
• 靠近 IC 和／或 ASI
另一個需要考慮的布局問題是從 PESD 到被保護 IC 的距離和耦合器件的選擇。目標是將該距離降至最小。需要保護的 IC 通常自身帶有 ESD 保護。但這只屬于器件級的防護，且一致性較差，需要 PESD 器件協助／偶合達到設備／系統級的 ESD 防護。隨著與傳輸線路之間距離的增加，ESD 抑制器變得越發與受其保護的信號線“隔離” 開來。與電路板走線相關聯的電感以及任何的封裝寄生電感都將在保護電路中加入阻抗，成為 PESD 電壓抑制器和 IC 間的偶合阻抗。因為 IC 芯片將要承受抑制器兩端和偶合阻抗兩端的電壓之和，理想的設計應使 PESD 盡可能多承受應力，同時保證兩級防護間沒有遺漏的“死角”。
最后，機殼 (框架) 的地應是 ESD 基準，而不是信號(數字)地。目的是把 ESD 從信號環境中屏蔽出去。使 ESD TVS 保護器件以機殼的地為基準，則可免受那些不希望的噪聲效應 (如接地反跳) 的影響。目標是盡量保持“干凈” 的信號 (數據) 環境。
高速接口的ESD防護設計完成后，進一步的優化設計會讓保護更加完善。
推薦閱讀：
小貼士：如何增強ESD保護
http://m.tzzsdz.com/cp-dl/1098
如何選擇合適的ESD器件？
http://m.tzzsdz.com/cp-dl/1099
ESD抑制和接口保護設計指南
http://m.tzzsdz.com/cp-dl/1100
