【導讀】高壓開關、雙極性ADC以及其它具有多個電源的器件通常要求以特定序列施加或移除電源電壓。本文提出一種簡單且經濟高效的方法，用于確定系統在受電源瞬變、中斷或序列變化影響下的行為。AD7656-1（表1）就是一個使用多個電源的器件例子，該器件是一款16位、250 kSPS、6通道、同步采樣、雙極性輸入ADC。ADuC7026精密模擬微控制器的四個12位DAC提供DUT的可編程電源電壓。利用AD7656-1評估板 和ADuC7026評估板 ，可借助最少的硬件和軟件開發工作來完成原型制作。
表1. AD7656-1典型電源電壓和最大電源電流
表1所示為該ADC每個電源的典型電壓和最大電流。ADuC7026上四個DAC產生的可編程序列可控電壓波形由AD7656-1評估板上的超低噪聲和失真AD797 運算放大器來進行調整，以提供額定電源電壓和電流。微控制器的速度和可編程性有助于控制電源電壓的電壓水平、周期、脈沖寬度和斜坡時間。
例如，使用外部電源時，AD7656-1評估板（增益配置為5）上的AD797放大器可以產生0 V至12.5 V范圍內的電壓，以驅動ADC的s VDD 供電軌。AD797的高輸出驅動能力允許向各供電軌提供高達50 mA的電流。圖1給出了該ADC的連接圖。
圖1. AD7656-1連接圖
ADuC7026的DAC數據寄存器可以采用41.78 MHz內核時鐘來以7 MHz的速率進行更新，從而使電壓更新速率達到最大。下文介紹開發過程并提供利用評估板獲得的測量結果。
硬件開發和設置
硬件連接和測試設置如圖2所示。ADuC7026評估板上的四個DAC輸出引腳和AGND分別連接到AD7656-1評估板上的四個AD797輸入端和AGND。Agilent E3631A外部電源模塊為AD797提供±15 V電源。通過USB連接到ADuC7026評估板的電腦則提供5 V電源和串行通信。
圖2. 硬件連接和測試基準
原理圖設計
AD7656-1評估板上唯一需要進行的硬件更改與AD797有關。可以針對不同的增益和帶寬要求來選擇R1和R2。圖3顯示的是AD797配置為采用大小為4的增益，來從ADuC7026 DAC的0 V至2.5 V提供0 V至10 V輸出。R3和C1構成一個低通濾波器，以降低高頻噪聲。CL用作供電軌上的負載電容。
圖3. 增益為4的AD797原理圖設計
圖4顯示的是從NI Multisim™仿真工具得到增益為4時AD797的頻率響應。1.0 MHz帶寬和73°相位裕量可提供快速瞬態響應和穩定操作。
圖4. 增益為4時AD797的頻率響應
AD797設計筆記
AD797是一款超低失真、超低噪聲運算放大器，采用±15 V電源供電時具有80 µV最大失調電壓、出色的直流精度、800 ns的16位建立時間、50 mA輸出電流以及±13 V輸出擺幅等特性，非常適合驅動供電軌。
該器件的容性負載相當大，但未針對這點進行內部補償，因此必須采用外部補償技術來優化該應用。圖5顯示的是驅動容性負載而導致AD797輸出上出現的振蕩。
圖5. 未進行補償時的振蕩情況
為穩定驅動供電軌上的容性負載，應在輸出端和負載之間放置電阻R4。該電阻將運算放大器輸出和反饋網絡與容性負載隔離開來，可在反饋網絡的傳遞函數內引入一個零點，從而降低高頻條件下的相移。1 反饋電容C2補償運算放大器輸入端的容性負載，包括C1。
應用DAC
ADuC7026精密模擬微控制器配有四個12位電壓輸出DAC，這些DAC具有軌到軌輸出緩沖器、三種可選范圍和10 µs建立時間等特性。
每個DAC有三種可選范圍：0 V至VREF（內部帶隙2.5 V基準電壓源）、0 V至DACREF (0 V至 AVDD), 和 0 V to AVDD。范圍由控制寄存器DACxCON進行設置。DAC可以采用 0 V to AVDD范圍的外部基準電壓源。采用內部基準電壓源時，VREF引腳與AGND之間必須接上一個0.47 µF電容，以確保穩定性。
四個DAC每個都可通過控制寄存器DACxCON和數據寄存器DACxDAT獨立配置。通過DACxCON寄存器配置DAC后，可向DACxDAT中寫入數據來獲取所需的輸出電壓電平。
四個DAC輸出可以輕松采用C語言或匯編語言進行控制。下列C語言代碼示例顯示如何選取內部2.5 V基準電壓源并將DAC0輸出設置為2.5 V。
//connect internal 2.5 V reference to VREF pin
REFCON = 0x01;
//enable DAC0 operation
DAC0CON = 0x12;
//update DAC0DAT register with data 0xFFF
DAC0DAT = 0x0FFF0000;
采用匯編語言時：
DAC0CON[5] is cleared to update DAC0 using core clock (41.78 MHz) for fast update rate;
DAC0CON[1:0] is set to ''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''10'''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''' to use 0 V to VREF (2.5 V) output range
''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''DAC0DAT = 0x0FFF0000'''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''''' can be compiled to assembly code with two instructions:
MOV R0, #0x0FFF0000
STR R0, [R1, #0x0604]
這兩條指令總共需要六個時鐘周期來執行，當內核時鐘頻率為41.78 MHz時對應的更新速率為7 MHz。因此，供電軌之間的時間延遲可以精確到144 ns。
測量結果
ADuC7026中的四個DAC為AD7656-1提供四個電源，以測試其在電源瞬態或序列變化下的行為。表2給出了ADC的電源和電壓電平。
表2. AD7656-1的電源
四個DAC輸出（如表2中所述）的波形是采用示波器獲得的，具體如圖6所示。各通道的電壓電平、周期、脈沖寬度和斜坡時間均可通過編程設置，控制非常方便。下文將測量并介紹具體參數。
圖6. 四通道電壓波形
要使各個電源實現精確的電壓電平，可使用可調電阻作為圖3中的R1。電壓電平通過利用Agilent 34401A數字萬用表調整R1來校準。
要確定電壓波形的最大頻率，應測量上升和下降斜坡時間。斜坡時間與電阻R4和容性負載CL的值有關。針對較慢的斜坡時間，可以為R4和CL選用較大的電阻和電容值。此處測試了不同負載電容條件下AVCC 和 DVCC 的上升和下降斜坡時間，具體結果如表3所示。采用1 µF電容時的上升波形如圖7所示。斜坡時間在10 V的10%和90%之間測得。
表3. 容性負載條件下的斜坡時間
圖7. 1 µF容性負載條件下的上升時間
電源紋波
AD797具有出色的直流精度，可通過調整反饋電阻R1輕松地為AD7656-1提供精確的標準電壓電平。電源的峰峰值紋波是在標稱電壓電平、200 MHz及20 MHz帶寬和0.1 µF容性負載條件下利用DS1204B示波器測得的。表4顯示紋波小于標稱電壓的1%，因此四個電源均符合要求。
表4. 各電源的紋波
圖8. AVCC 和DVCC上5 V電源的紋波
生成波形
對ADuC7026源代碼進行簡單修改后，便可以針對要求評估不同電源條件下器件工作狀況的不同應用生成多種不同序列的電壓波形。生成的典型波形如圖9和圖10所示。
圖9. 22.32 kHz方波波形
圖10. 13.16 kHz脈沖波形
圖11所示的LabVIEW® GUI可用于生成電源波形?？梢暂p松配置四個通道的電壓電平、斜坡時間、周期和序列延遲時間。GUI和ADuC7026之間利用串行端口進行通信。
圖11. 電源配置GUI
結論
此處利用AD7656-1和ADuC7026評估板開發并驗證了一種簡單而經濟高效的方式來評估電源時序控制影響。ADuC7026評估板為四個電源產生可控可編程時序，以評估不同電源時序/斜坡條件下ADC的工作情況。微控制器中的三相16位PWM發生器可以提供總共七個電壓通道。
采用標準±15 V直流電源模塊時，此便攜式電源評估系統允許設計人員評估ADC，尤其是那些具有較多電源的ADC。
我邀請您在中文技術論壇上的ADI社區對隔離式RS-232接口發表評論。
致謝
Aude Richard（ADuC應用工程師）為本文撰寫提供了很好的建議和幫助，在此表示衷心感謝。
1Bendaoud, Soufiane 和 Giampaolo Marino, 避免因容性負載而出現不穩定的實用技術（應用工程師問答—32）模擬對話第38卷第2期 (2004)。
推薦閱讀：
